Modelsim
-
ЛР8 > Разработка простого процессорного модуля на Verilog
Тема: Разработка процессорного модуля, базовая структура и принципы работы, система команд Структура курса лабораторных работ: …
09.
05.2013 -
ЛР7 > Исследование многофункциональных устройств
Тема: Разработка многофункциональных цифровых устройств на Verilog – мультиплексор, дешифратор семисегментного индикатора, буферный элемент с …
08.
05.2013 -
ЛР6 > Исследование конечных автоматов
Тема: Теория синхронных конечных автоматов. Автоматы Мили и Мура. Описание цифровых автоматов на Verilog Структура …
06.
05.2013 -
ЛР5 > Язык Verilog: Исследование арифметических устройств
Тема: Краткие теоретические сведения по языку Verilog (продолжение) – иерархия проекта, подключение модулей, блокирующее и …
05.
05.2013 -
ЛР3 > Реализация типовых комбинационных устройств
Тема: Комбинационные устройства – мультиплексор, демультиплексор, шифратор (кодер), дешифратор (декодер). Структура курса лабораторных работ: …
29.
04.2013 -
ЛР4 > Исследование последовательностных логических устройств: Операторы Verilog
Тема: Verilog – время моделирования и временные задержки, операторы Verilog Структура курса лабораторных работ: …
27.
04.2013 -
ЛР6 > Застосування робочих областей PLI
Тема: Створення додатків PLI, які застосовують області даних та обробників подій симулятора. Переваги, що надають …
26.
04.2013 -
ЛР2 > Исследование комбинационных устройств: особенности языка Verilog
Тема: Особенности HDL языков, отличие Verilog от VHDL. Основные элементы Verilog – типы данных, идентификаторы, …
24.
04.2013 -
ЛР1 > Знакомство со средой моделирования ModelSim
Тема: Интерфейс среды Modelsim, создание проекта, компиляция, создание TCL-макросов и выполнение симуляции. Структура курса лабораторных …
22.
04.2013 -
ЛР5 > Перевірка функції на повернення помилки та отримання аргументів симулятора
Тема: Застосування функцій vpi_get_vlog_info, vpi_chk_error. Аналіз структури t_vpi_error_info. 1. Теоретичні відомості Запуск симулятора при неправильних аргументах …
20.
04.2013