FPGA
Раздел посвященный тематике ПЛИС: FPGA и CPLD технологии. Системы автоматического проектирования, архитектуры программируемой логики и практические решения.
-
ЛР4 > Версии проекта в среде Quartus II. Создание назначений
Цель: Научиться задавать различные настройки проекта используя инструмент версий 1. Порядок выполнения работы Шаг 1: …
16.
04.2013 -
ЛР3 > Зчитування / запис даних більших за 32 біт
Тема: Застосування PLI структури t_vpi_value для зчитування та запису даних, що більші за 32 біти …
16.
04.2013 -
ЛР2 > Застосування різних типів процедур PLI. Процедура знаходження часу симуляції
Тема: Типи процедур PLI. Застосування функції vpi_get_time для зчитування часу моделювання 1. Теоретичні відомості Verilog PLI …
15.
04.2013 -
ЛР3 > Компиляция проекта в среде Quartus II. Анализ результатов компиляции
Цель: Использование инструментов Compilation Report, RTL Viewer, Technology Map Viewer и Chip Planner для анализа результатов …
15.
04.2013 -
ЛР2 > Управление периферийными устройствами стенда DE2 с помощью процессорного ядра NiosII
Цель работы: Освоить подключение периферийных устройств к ядру NIOS II (на примере UART) Теоретические сведения …
15.
04.2013 -
ЛР2 > Моделирование проекта в среде Quartus II
Цель: Научиться настраивать режим моделирования, создавать тестовые входные сигналы и выполнять анализ результатов моделирования 1. …
15.
04.2013 -
ЛР1 > Розробка користувацьких системних функцій Verilog
Тема: Системні функції та функції користувача в Verilog. Створення користувацької функції та функції її реєстрації …
12.
04.2013 -
ЛР1 > Разработка процессорного ядра NiosII и программного обеспечения для него
Цель работы: Используя SOPC Builder сгенерировать NIOS II ядро, загрузить программный код и запустить на …
09.
04.2013 -
ЛР1 > Знакомство со средой проектирования Quartus II. Создание проекта
Цель: Научиться создавать проект в Quartus II на примере конвейерного умножителя и блока памяти RAM …
03.
04.2013