FPGA

• Система отслеживания положения лица человека по видеопотоку на ПЛИС

  Отслеживание положения лица в режиме реального времени (Realtime face tracking) Введение Целью этого проекта является …

  15.

  08.2014
• Виртуальная доска для рисования на DE2

  Идея для проекта на базе учебной платы DE2: Виртуальное рисование Введение Виртуальное рисование – это система, …

  14.

  08.2014
• Аудиоэквалайзер на ПЛИС: улучшаем звучание дешевых колонок

  Автоматический аудиоэквалайзер, использующий цифровой анализ сигнала  Введение Разработанный проект – автоматический аудиоэквалайзер, использующий цифровой анализ …

  11.

  08.2014
• Аппаратная реализация приемопередатчика пакетов Ethernet

  Проект аппаратной реализации приемопередатчика пакетов Ethernet на ПЛИС Исходные материалы проекта. Введение Разработанная реализация приемопередатчика пакетов Ethernet …

  07.

  08.2014
• Инкрементирующий двоичный счетчик с синхронными сигналами загрузки данных и разрешения счета

  Опишите на языке Verilog следующее устройство: Восьмиразрядный инкрементирующий  двоичный счетчик с синхронными сигналами  загрузки данных …

  06.

  08.2014
• Verilog: типы данных

  Типы данных в языке Verilog Данные в языке Verilog предназначены для сохранения состояний (регистры) и …

  04.

  08.2014
• Verilog: Лексические конструкции и правила написания кода

  Лексическая структура языка Verilog Исходные текстовые файлы языка Verilog представляют собой последовательность лексических элементов, состоящих …

  31.

  07.2014
• Генератор точечных стереограмм на ПЛИС

  Идея для проекта на базе учебной платы DE2: Генератор точечных стереограмм в реальном времени   …

  25.

  07.2014
• Генератор Видеосигнала на NIOS II

  Разработка генератора видеосигнала на плате Altera DE2 на базе NIOS II Генераторы видеосигнала широко используются …

  20.

  07.2014
• Відмінність між CPLD та FPGA

  Порівняння CPLD та FPGA Велика кількість доступних логічних пристроїв. CPLD зазвичай мають від тисяч до …

  12.

  07.2014