FPGA
Работы связанные с программируемыми интегральными схемами.
-
Verilog: типы данных
Типы данных в языке Verilog Данные в языке Verilog предназначены для сохранения состояний (регистры) и …
04.
08.2014 -
Verilog: Лексические конструкции и правила написания кода
Лексическая структура языка Verilog Исходные текстовые файлы языка Verilog представляют собой последовательность лексических элементов, состоящих …
31.
07.2014 -
Генератор точечных стереограмм на ПЛИС
Идея для проекта на базе учебной платы DE2: Генератор точечных стереограмм в реальном времени …
25.
07.2014 -
Генератор Видеосигнала на NIOS II
Разработка генератора видеосигнала на плате Altera DE2 на базе NIOS II Генераторы видеосигнала широко используются …
20.
07.2014 -
Відмінність між CPLD та FPGA
Порівняння CPLD та FPGA Велика кількість доступних логічних пристроїв. CPLD зазвичай мають від тисяч до …
12.
07.2014 -
Огляд Quartus II
Програмне забезпечення Quartus II Програмне забезпечення Quartus II включає в себе набір інструментальних засобів для …
09.
07.2014 -
Огляд сімейства ALTERA Stratix V
Огляд пристроїв сімейства ALTERA Stratix V 28–нм. сімейство НВІС ПЛ Stratix V відрізняється високою швидкодією, високим ступенем інтеграції …
02.
07.2014 -
Сімейства MAX CPLD компанії Altera
Огляд CPLD фірми ALTERA На ринку представлені CPLD різноманітних сімейств і в самих різних типів …
26.
06.2014 -
ALU на Verilog
Простое арифметико-логическое устройство (ALU) на Verilog Пример написания reusable-кода к данной статье. Задание. Спроектировать арифметико-логическое устройство …
07.
06.2014 -
TestBench в Verilog
Для чего надо писать Тест Бенчи при программировании на Верилог HDL язык Verilog …
01.
05.2014